如何用TDR來測試PCB板的線路阻抗【轉(zhuǎn)發(fā)】

2018-04-10 by:CAE仿真在線來源:互聯(lián)網(wǎng)

“圍毆”阻抗終結(jié)篇

隔壁小王已經(jīng)講了TDR的原理以及如何確定TDR的分辨率。那么,我們要正確測量PCB板上的線路阻抗,還有哪些需要注意的地方呢?

阻抗測試的行業(yè)標(biāo)準(zhǔn)

之前貼過好多張阻抗測試的圖片,重新再貼一張給大家看看。阻抗并不是想象中穩(wěn)定的直線,而是波瀾起伏。在前端和后端會受到探頭或者開路的影響,中間由于生產(chǎn)制程的關(guān)系,也會有波動。

那么,我們怎么判斷測試結(jié)果呢?怎么確定生產(chǎn)出來的PCB阻抗是否滿足要求呢?首先來看看IPC規(guī)范,IPC2557A建議的測量區(qū)間是DUT的30%~70%區(qū)間。

再來看看Intel以及現(xiàn)在主流板廠的測試習(xí)慣,為了避開Launch區(qū)域以及反射區(qū)域的影響,測試區(qū)間建議是DUT的50%到70%區(qū)域。

用TDR來測試線路阻抗,我們首先要了解測試區(qū)間的要求,才能準(zhǔn)確理解測量得到的結(jié)果。

探頭對阻抗測試結(jié)果的影響

通常來說,TDR測試的時候,會用以下幾種探頭:

其中,板廠通常會用手持探棒點(diǎn)測,Probe的影響呈現(xiàn)感性。SI實驗室常用SMA來連接測試線纜,SMA在阻抗測試中可能呈現(xiàn)容性。兩種探頭對測試結(jié)果的影響如下圖所示:

由于Probe的感性或者容性影響,最終DUT的測試結(jié)果會有一點(diǎn)點(diǎn)的偏差。

作為本期阻抗話題的結(jié)尾,以及引導(dǎo)一下后面的話題

轉(zhuǎn)自公眾號:一博科技高速先生作者:作者: 吳均

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才

編輯